お客様のブラウジング体験を最適化するために、当社はCookieを使っています。あなたはこのサイトを閲覧するときのCookieの使用に同意します。
Cookieとあなたの個人情報の詳細については、当社のプライバシーポリシーをご覧下さい。
同意します
inner_banner_support
サポート
ドキュメンテーション・データベース
IP and Reference Design
Interface/ Protocol Interface
戻る
DK_VIDEO_GW2A-LV18PG484C8I7_V1.2

Previous Name: DK-VIDEO-GW2A18-PG484 V1.2

DK_VIDEO_GW2A-LV18PG484C8I7_V1.2

DK_VIDEO_GW2A-LV18PG484C8I7_V1.2 開発ボードは、DDR3 に基づく高速データストレージ、LVDS とHDMI 送受信に基づく高速通信テスト、18K シリーズFPGA の機能の評価、ハードウェア信頼性の検証、およびデバッグなどに適しています。

 

開発ボードではGOWIN セミコンダクターのArora ファミリーの第一世代製品であるGW2A-LV18PG484C8I7 FPGA が使用されています。このFPGA 製品は、高性能DSP リソース、高速LVDS インターフェース、および豊富なBSRAM リソースなど、豊富な内部リソースを提供します。これらの組み込みリソース、合理化されたFPGA アーキテクチャ、および55nmプロセスを特徴としたGW2A シリーズFPGA は、高速で低コストのアプリケーションに最適です。

 

開発ボードには、容量が2G ビット、データバス幅が16 ビットのDDR3
チップと、2 つのHDMI 受信(1 つはデコーダーチップを介して受信、もう1 つはFPGA IP を介して受信)と2 つのHDMI 送信(1 つはデコーダーチップを介して送信、もう1 つはFPGA IP を介して送信)を含む4 つのHDMI インターフェースと、LVDS 受送信インターフェース、LCD バックライト・インターフェイスMIPI CSI、MIPI DSI、およびGPIO インターフェースを含む豊富な外部インターフェースと、FPGA のコンフィギュレーションデータを格納するオフチップFlash チップと、並びにスライドスイッチ、キースイッチ、LED などのデバッグ用のリソースと、があります。

ドキュメントをダウンロード
Schematic Gowin FPGA最小システム回路図 ダウンロード
BSDL BSDL ダウンロード
Schematic DK_VIDEO_GW2A-LV18PG484C8I7_V1.2 SCH ダウンロード
SCH Symbol Gowin FPGA SCH Symbol ダウンロード
User Guide DK_VIDEO_GW2A-LV18PG484C8I7_V1.2 開発ボード ユーザーガイド ダウンロード
お問い合わせ サンプル