お客様のブラウジング体験を最適化するために、当社はCookieを使っています。あなたはこのサイトを閲覧するときのCookieの使用に同意します。
Cookieとあなたの個人情報の詳細については、当社のプライバシーポリシーをご覧下さい。
同意します
inner_banner_support
サポート
ドキュメンテーション・データベース
IP and Reference Design
Interface/ Protocol Interface
スターターキットと開発ボード
戻る
Gowin SEU Handler

Introduction

Gowin Arora V FPGA devices adopt an SEU Handler module so as to protect the configuration memory from soft errors. The module is implemented by reading the configuration memory frame by frame in background of user design and performing ECC decoding and CRC checksum comparison. It would correct limited number of error bits by programming corrected frame data back to configuration SRAM.

 

Features

  • ECC and CRC algorithm-based detection and correction
  • Report any number of bit error within the configuration SRAM
  • Correct a single bit of error within a 64-bit configuration SRAM data block
  • The feature could be enabled either by user logic or automatically after wake-up
  • 1-bit error injection for functional verification and evaluation
  • Higher frequency of operation clock is supported[1].

[1] Please contact the local support for more information.

ドキュメントをダウンロード
User Guide Arora V SEU Handler User Guide ダウンロード
White Paper FPGAにおけるシングル・イベント・アップセット(SEU)の緩和 - 比較分析 ホワイトペーパー ダウンロード
お問い合わせ サンプル