お客様のブラウジング体験を最適化するために、当社はCookieを使っています。あなたはこのサイトを閲覧するときのCookieの使用に同意します。
Cookieとあなたの個人情報の詳細については、当社のプライバシーポリシーをご覧下さい。
製品
Arora：SRAMベースのFPGA
特徴
GW2A
(Traditional FPGA) GW2AN
(Integrated Flash) GW2AR
(Integrated RAM) GW2ANR
(Flash+RAM) GW2A-A
(Automotive) ドキュメンテーション
(Traditional FPGA) GW2AN
(Integrated Flash) GW2AR
(Integrated RAM) GW2ANR
(Flash+RAM) GW2A-A
(Automotive) ドキュメンテーション
特徴
GOWINのArora製品ファミリーは、「クラス最高」のパフォーマンス/コスト比を提供するため、コンピューティングを多用するコンシューマ、インダストリアル、オートモーティブ、およびテスト機器のアプリケーションに最適です。
これらの中密度SRAMベースのFPGAは、リアルタイムSoC、コプロセッシング、および信号処理の開発のために最適化されたLUT、DSP、BSRAM、シリアル化されたI/Oを提供します。
Aroraファミリーには、組み込みPSRAM、DDR、Flashなど、従来のFPGA製品と比較して機能と使用法を拡張する複数の革新的なサブ機能付き製品ラインがあります。
Arora FPGA Product Features:
- Small Form Factor
-As small as 8x8mm2
- High IO Count
-Up to 607 User IO
- Serialized Interface Support
-MIPI CSI-2, MIPI DSI, LVDS, HDMI
-USB 2.0, PCI, Ethernet
-DDR3, HyperRAM, PSRAM
- Extensive Pipeline Computing Resources
-Higher DSP Ratio
-Higher RAM Ratio
- Flexible Programming Interface
-JTAG, MSPI, SSPI, I2C, CPU
-Multi-Boot
- Embedded Security
-Bitstream Encryption
-Device Locking
- Extension Features
-Integrated PSRAM and DDR3
-Integrated FLASH
-AEC-100Q Automotive Qualified
製品情報一覧
| デバイス | GW2A-18 | GW2A-55 |
| LUT4 | 20,736 | 54,720 |
| フリップフロップ(FF) | 15,552 | 41,040 |
|
分散SRAM(SSRAM)の容量(ビット) |
40K | 106K |
|
ブロックSRAM(BSRAM)の容量(ビット) |
828K | 2,520K |
|
ブロックSRAM(BSRAM)の数(個) |
46 | 140 |
|
乗算器(18 x 18 Multiplier) |
48 | 40 |
|
最大位相同期回路(PLL) |
4 | 6 |
|
I/O Bank数 |
8 | 8 |
|
最大I/O数 |
384 | 608 |
|
コア電圧の標準値 |
1.0V | 1.0V |
各パッケージの最大ユーザーI/O数(True LVDSペア数)
| パッケージ | ピッチ(mm) |
サイズ(mm) |
E-padサイズ (mm) | GW2A-18 | GW2A-55 | Identifier |
| QN88 | 0.4 | 10 x 10 | 6.74 x 6.74 | 66(22) | - | |
| LQ144 | 0.5 | 20 x 20 | - | 119(34) | - | |
| EQ144 | 0.5 | 20 x 20 | 9.74 x 9.74 | 119(34) | - | |
| MG196 | 0.5 | 8 x 8 | - | 114(39) | - | |
| PG256 | 1.0 | 17 x 17 | - | 207(73) | - | |
| PG256S | 1.0 | 17 x 17 | - | 192(72) | - | S |
| PG256SF | 1.0 | 17 x 17 | - | 192(71) | - | SF |
| PG256C | 1.0 | 17 x 17 | - | 190(64) | - | C |
| PG256CF | 1.0 | 17 x 17 | - | 190(65) | - | CF |
| PG256E | 1.0 | 17 x 17 | - | 162(29) | - | E |
| PG484 | 1.0 | 23 x 23 | - | 319(78) | 319(76) | |
| PG1156 | 1.0 | 35 x 35 | - | - | 607(97) | |
| UG324 | 0.8 | 15 x 15 | - | 239(90) | 239(86) | |
| UG324F | 0.8 | 15 x 15 | - | - | 239(86) | F |
| UG324D | 0.8 | 15 x 15 | - | - | 239(71) |
D |
| UG484 | 0.8 | 19 x 19 | - | 379(94) | - | |
| UG484S | 0.8 | 19 x 19 | - | - | 344(91) | |
| UG676 | 0.8 | 21 x 21 | - | - | 525(97) |
Package Identifier Definition Table
Feature identifier table denotes additional device capabilities outside of the traditional FPGA options
| F | Complementary device with the same pinout as S identifier; used as a secondary device for use cases requiring daisy chain SPI programming |
| D | UG324D offers an alternative pinout supporting two DDR3 interfaces instead of one DDR3 interface on UG324. Using all A side IOs in the IO pair and DDR3 utilizes an 8:1 gear ratio. Allowing it to run up to 800Mb/s across all temperatures and voltages compared to other IOs using both A and B at a 4:1 ratio. |
製品情報一覧
| デバイス | GW2AN-9X | GW2AN-18X | GW2AN-55 |
|
LUT4 |
10368 |
20,736 |
54,720 |
|
フリップフロップ(FF) |
10368 |
15,552 |
41,040 |
|
分散SRAM(SSRAM)の容量(ビット) |
40K |
40K |
106K |
|
ブロックSRAM(BSRAM)の容量(ビット) |
540K |
540K |
2,520K |
|
ブロックSRAM(BSRAM)の数(個) |
30 |
30 |
140 |
|
NOR Flash(ビット) |
16M |
16M |
32M |
|
最大位相同期回路(PLL) |
2 |
2 |
6 |
|
グローバルクロック |
8 |
8 |
- |
|
高速クロック |
8 |
8 |
- |
|
LVDS(Mb/s) |
1250 |
1250 |
- |
|
MIPI(Mb/s) |
1200 |
1200 |
- |
|
I/O Bank数 |
9 |
9 |
8 |
|
最大GPIO数 |
384 |
384 |
608 |
|
コア電圧の標準値(LVバージョン) |
1.0V |
1.0V |
1.0V |
|
コア電圧の標準値(EVバージョン) |
1.2V |
1.2V |
- |
|
コア電圧の標準値(UVバージョン) |
2.5V/3.3V |
2.5V/3.3V |
- |
各パッケージの最大ユーザーI/O数、(True LVDSペア数)
| パッケージ | ピッチ (mm) |
サイズ(mm) |
GW2AN-9X | GW2AN-18X | GW2AN-55 |
Identifier |
|
UG484 |
0.8 |
19 x 19 |
383(96) |
383(96) |
- |
X |
|
UG400 |
0.8 |
17 x 17 |
335(95) |
335(95) |
- |
X |
|
UG256 |
0.8 |
14 x 14 |
207(86) |
207(86) |
- |
X |
|
PG256 |
1.0 |
17 x 17 |
207(86) |
207(86) |
- |
X |
|
UG332 |
0.8 |
17 x 17 |
- |
279(82) |
- |
X |
|
UG324 |
0.8 |
15 x 15 |
279(74) |
279(74) |
- |
|
|
UG676 |
0.8 |
21x 21 |
– |
– |
525（97） |
|
Note!
- JTAGSEL_N and JTAG pins cannot be used as I/O simultaneously. The Max. I/O noted in this table is referred to when the four JTAG pins (TCK, TDI, TDO, and TMS) are used as I/O. For further detailed information, please refer toUG973, GW2AN series of FPGA Products Package and Pinout .
製品情報一覧
| Device | GW2AR-18 |
| LUT4 | 20,736 |
|
フリップフロップ(FF) |
15,552 |
|
分散SRAM(SSRAM)の容量(ビット) |
40K |
|
ブロックSRAM(BSRAM)の容量(ビット) |
828K |
|
ブロックSRAM(BSRAM)の数(個) |
46 |
| PSRAM (ビット) | 64M |
| SDR/DDR SDRAM (ビット) | 64M / 128M |
| 乗算器(18 x 18 Multiplier) | 48 |
| 位相同期回路(PLL) | 4 |
| I/O Bank数 | 8 |
| 最大GPIO数 | 384 |
| コア電圧の標準値 | 1.0V |
各パッケージの最大ユーザーI/O数(True LVDSのペア数)
| パッケージ | ピッチ (mm) | サイズ(mm) | E-PAD サイズ (mm) | GW2AR-18 | Identifier |
| LQ144 | 0.5 | 20 x 20 | - | 120(35) | |
| EQ144 | 0.5 | 20 x 20 | 9.74 x 9.74 | 120(35) | |
| EQ144P | 0.5 | 20 x 20 | 9.74 x 9.74 | 120(35) | P |
| EQ144PF | 0.5 | 20 x 20 | 9.74 x 9.74 | 120(35) | PF |
| QN88 | 0.4 | 10 x 10 | 6.74 x 6.74 | 66(22) | |
| QN88P | 0.4 | 10 x 10 | 6.74 x 6.74 | 66(22) | P |
| QN88PF | 0.4 | 10 x 10 | 6.74 x 6.74 | 66(22) | PF |
| LQ176 | 0.4 | 20 x 20 | - | 140(45) | |
| EQ176 | 0.4 | 20 x 20 | 6 x 6 | 140(45) | |
| PG256S | 1.0 | 17 x 17 | - | 192(62) | S |
Package Identifier Definition Table
Feature identifier table denotes additional device capabilities outside of the traditional FPGA options
| P | PSRAM |
| PF | PSRAM, MSPI Programming |
製品情報一覧
| デバイス | GW2ANR-18 |
| LUT4 | 20,736 |
| フリップフロップ (FF) | 15,552 |
| 分散SRAM(SSRAM)の容量(ビット) | 40K |
| ブロックSRAM(BSRAM)の容量(ビット) | 828K |
| ブロックSRAM(BSRAM)の数(個) | 46 |
| NOR FLASH (ビット) | 32M |
| SDR SDRAM (ビット) | 64M |
| 乗算器(18 x 18 Multiplier) | 48 |
| 最大位相同期回路(PLL) | 4 |
| I/O Bank数 | 8 |
| 最大GPIO数 | 384 |
| コア電圧の標準値 | 1.0V |
| パッケージ | デバイス | メモリ | データ幅 | 容量 | 利用可能なPLL |
| QN88 | GW2ANR-18 | SDR SDRAM | 32 bits | 64M bits | PLLL1/PLLR1 |
| NOR FLASH | 1 bit | 32M bits |
各パッケージの最大ユーザーI/O数、(True LVDSペア数)
| Package | Pitch(mm) | Size(mm) | E-PAD Size(mm) | GW2ANR-18 |
| QN88 | 0.4 | 10 x 10 | 6.74 x 6.74 | 66(22) |
製品情報一覧
| Parameter | GW2A-LV18 A6 | |
| LUT4 | 20,736 | |
| Flip-Flop(FF) | 15,552 | |
| Shadow SRAM Capacity(bits) |
40K | |
| Block SRAM (bits) | 828K | |
| User Flash(bits) | - | |
| 18 x 18 Multiplier | 48 | |
| PLLs | 4 | |
| I/O banks | 8 | |
| Core Voltage Typ. (LV) | 1.0V | |
Package Options and Availible User I/O (LVDS Pairs):
| Package | Pitch (mm) |
Size(mm) |
E-pad Size (mm) |
GW2A-18 (Vehicle) |
| QN88 | 0.4 | 10 x 10 | 82(38) | 66(22) |
| PG256 | 1 | 17 x 17 | 239(116) | 207(73) |
GOWIN Semiconductor has been manufacturing automotive grade FPGA since early 2018. Providing fully certified AEC-Q100 Level-2 non-volatile Flash-based and SRAM FPGA devices that support a wide range of interface standards including MIPI-DPHY and LVDS.
GOWIN AEC-Q100 automotive qualified devices are ideally suited for interfacing and bridging camera sensors and displays for ADAS, 360o surround view, infotainment systems and LCD dashboard applications as well as system control, monitoring and management applications.
Over 10 complete solutions have been developed, many of which have passed vehicle installation tests in a number of leading top automotive companies.