お客様のブラウジング体験を最適化するために、当社はCookieを使っています。あなたはこのサイトを閲覧するときのCookieの使用に同意します。
Cookieとあなたの個人情報の詳細については、当社のプライバシーポリシーをご覧下さい。
同意します
inner_banner_products
製品
LITTLEBEE ®

 

  • 低消費電力不揮発性FPGA
 
  • 最高クラスのパフォーマンスコスト比
  • 省スペース
  • MIPIスタンダードをサポート
  • エンべデッドpSRAM (GW1NR/1NSRのみ)

 

 

55nm LPテクノロジーをベースとしたLittleBee®ファミリーは、インスタントオン、不揮発性、低消費電力、インテンシブI / O、および省スペースなどの特徴を備えたFPGA(最小2.4 x 2.3 mm)を提供します。このファミリーは高性能ブリッジングアプリケーションに最適で、MIPI I3CおよびMIPI D-PHY規格をサポートする業界初のFPGAです。LittleBee®ファミリーは、業界で最初にpSRAMを内蔵した不揮発性FPGAでもあり、これによりボードスペースがさらに削減されます。

 

ユーザー・フラッシュ (GW1N-1)

- 100,000回の書き込み寿命サイクル

- + 85°Cで10年以上のデータ保持

- 選択可能な8/16/32 Bitsデータ入力およびデータ出力

- ページサイズ:256 Bytes

- 3μAのスタンバイ電流

- ページ書き込み時間:8.2ms

 

  • ユーザー・フラッシュ (GW1N-2/4/6/9)

- 最大1,792Kbits

- 10,000 回の書き込み寿命サイクル

 

  • 低消費電力

- 55nmエンベデッドフラッシュ・テクノロジ
- LVバージョン:1.2Vコア電圧をサポート
- UVバージョン:リニアレギュレータユニット内蔵で、2.5V/3.3V供給電源電圧をサポート
- クロックのダイナミックON/OFFをサポート

 

  • 多様なI/Oスタンダードをサポート

- LVCMOS33/25/18/15/12; LVTTL33, SSTL33/25/18 I, SSTL33/25/18 II, SSTL15; HSTL18 I, HSTL18 II, HSTL15 I; PCI, LVDS25, RSDS, LVDS25E, BLVDSE, MLVDSE, LVPECLE, RSDSE

- 入力信号ヒステリシスオプション提供
- 4mA、8mA、16mA、24mA等の駆動能力をサポート
- 出力信号スルーレート・オプション提供
- 出力信号駆動電流オプション提供
- すべてのI/Oに独立したバスホールド(Bus Keeper)、弱いプルアップ/プルダウン抵抗及びオープンドレイン(Open Drain)出力オプション提供
 - ホットソケットをサポート 

 

  • 高性能DSP

- 高性能なデジタル信号処理能力
- 9 x 9、18 x 18、36 x 36bitの乗算器と54bitのアキュムレータをサポート
- 複数の乗算器カスケードをサポート
- レジスタパイプラインとバイパス機能をサポート
- 前置加算がフィルタ機能を実現
- バレルシフタをサポート

 

  • 豊富な基本ロジックユニット

- 4入力LUT(LUT4)
- ダブルエッジトリガ
- シフトレジスタ及び分散式メモリをサポート

 

  • 多様なモードのスタティックRAM

- デュアルポート、シングルポート及びセミ・デュアルポートモードをサポート
- バイト書き込みイネーブルをサポート

 

  • 柔軟なPLL

- クロックの周波数逓倍、分周、及び位相調整を実現
- グローバルクロック・ネットワークリソース

 

  • オンチップFlashのプログラミング

- インスタントオン
- セキュリティビット操作をサポート
- AUTO BOOT及びDUAL BOOTプログラミングモードをサポート

 

  • コンフィギュレーションモード

- JTAGコンフィギュレーションモードをサポート
- 最大6つのGowinCONFIGコンフィギュレーションモード:AUTOBOOT、SSPI、MSPI、CPU、SERIAL、DUAL BOOT

GOWIN セミコンダクターGW1NZ シリーズ FPGA 製品は、GOWIN セミコンダクターの LittleBee®)ファミリー第一世代製品で、低消費電力、クイックスタート、低コスト、不揮発性、高安全性、豊富なパッケージタイプ、使い易さ等の特徴を備えており、通信、産業制御、コンシューマ、ビデオ監視などで幅広く使用されることができます。

また、GOWIN セミコンダクターは、合成、配置配線、ビットストリームファイルの生成およびダウンロードなどのワンストップサービスをサポートする、自社で研究開発した市場志向の新世代 FPGA ハードウェア開発環境を提供します。

 

特性の概要

  • ゼロ消費電力
    • 55nm オンチップ Flash 技術
    • LV バージョン:2V のコア電圧をサポート
    • ZV バージョン:9V のコア電圧をサポート。スタティック電流については表 4-10 を参照。
    • クロックのダイナミック ON/OFF をサポート
    • User Flash のダイナミック ON/OFF をサポート

 

  • 電源管理モジュール(GW1NZ-1)
    • SPMI:システム電源管理インターフェース
    • VCC と VCCM はデバイス内で独立している

 

  • ユーザー・フラッシュ・メモリ(GW1NZ-1)
    • ダイナミック ON/OFF をサポート
    • 64K bits
    • データ幅:32 ビット
    • 10,000 回の書き込みサイクル
    • 10 年以上のデータ保持時間(+85℃)
    • ページ消去をサポート:1 ページあたり 2048 バイト
    • 読み出し時間:最大 25ns
    • 電流
      • 読み出し 19mA/25ns (VCC) & 0.5mA/25ns (VCCX) (Max)
      • 書き込み/消去操作:12/12mA(Max)
    • クイックページ消去/書き込み
    • クロック周波数:40MHz
    • 書き込み時間:≤16μs
    • ページ消去時間:≤120ms

 

  • ユーザー・フラッシュ・メモリ(GW1NZ-2)
    • 10,000 回の書き込みサイクル
    • 10 年以上のデータ保持時間(+85℃)
    • データ幅:32 ビット
    • 行メモリ領域:256-Byte
    • ページ消去能力:2,048-Byte
    • ワードプログラミング時間:≤16μs
    • ページ消去時間:≤120ms

 

  • MIPI D-PHY RX ハードコア(GW1NZ-2)
    • MIPI CSI-2 と DSI、および RX デバイスのインターフェースをサポート。
    • IO Bank1 が MIPI D-PHY RX をサポート。
    • MIPI の最大伝送レートは 5Gbps。
    • 最大 4 つのデータチャネルと 1 つのクロックチャネルをサポート。

 

  • MIPI D-PHY RX/TX ソフトコア(GW1NZ-2)
    • MIPI CSI-2、DSI、および RX/TX デバイスのインターフェースをサポート。
    • IO Bank0、IO Bank3、IO Bank4、IO Bank5 が MIPI D-PHY TX をサポート(伝送レートは最大 5Gbps)
    • IO Bank1、IO Bank2 が MIPI D-PHY RX をサポート(伝送レートは最大 2Gbps)

 

  • 複数の I/O 規格をサポート
    • GW1NZ-1:LVCMOS33/25/18/15/12;LVTTL33, PCI, LVDS25E,BLVDSE,MLVDSE,LVPECLE,RSDSE
    • GW1NZ-2:LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, SSTL33/25/18 II,SSTL15;HSTL18 I,HSTL18 II,HSTL15 I;PCI, LVDS25,RSDS,LVDS25E,BLVDSE,MLVDSE,LVPECLE, RSDSE
    • 入力信号ヒステリシスオプションを提供
    • 4mA、8mA、16mA、24mA 等の駆動力をサポート
    • 出力信号の Slew Rate オプションを提供
    • 出力信号の駆動電流オプションを提供
    • 各 I/O に独立した Bus Keeper、プルアップ/プルダウン抵抗、および Open Drain 出力オプションを提供
    • ホットプラグをサポート
    • SDR モードをサポートする I3C ハードコア
    • 差動出力のみをサポート\

 

  • 豊富な基本論理ユニット
    • 4 入力 LUT(LUT4)
    • ダブルエッジ・フリップフロップ
    • シフトレジスタをサポート

 

  • 複数のモードの SRAM をサポート
    • デュアルポート、シングルポート、およびセミ・デュアルポートモードをサポート
    • バイト書き込みイネーブルをサポート

 

  • 柔軟な PLL リソース
    • クロックの周波数逓倍、分周、および位相調整を実現
    • グローバルクロックをサポート

 

  • オンチップ Flash プログラミング
    • インスタントオン
    • セキュリティビット操作をサポート
    • AUTO BOOT 及び DUAL BOOT プログラミングモードをサポート

 

  • プログラミング・コンフィギュレーションモード
    • JTAG コンフィギュレーションモードをサポート
    • 最大 7 つの GowinCONFIG コンフィギュレーションモードをサポート:AUTOBOOT、SSPI、MSPI、CPU、SERIAL、DUAL BOOT、I2C Slave

 


  

GW1NZファミリー

 

デバイス GW1N-1Z
GW1N-2Z

論理ユニット(LUT4)

1,152

2304

 

レジスタ

 

864

2304

(FF+Latch, そのうち

FF 数:2016)

分散SRAM

S-SRAM(bits)

4K

0

ブロックSRAM BSRAM(bits)

72K

72K

位相同期回路(PLL)

1

1

User Flash(bits)

64K

256K

最大 I/O 数

48

126

コア電圧(LV バージョン)

1.2V

コア電圧(ZV バージョン)

0.9V

 


  

製品のパッケージ及び最大ユーザーI/O情報

 

パッケージ

ピッチ (mm)

サイズ (mm) GW1NZ-1 GW1NZ-2

FN32

0.4

4 x 4

25

FN32F

0.4

4 x 4

25

CS16

0.4

1.8 x 1.8

11

QN48

0.4

6 x 6

40

CS42

0.4

2.4 x 2.9

34(7)

LQ100X

0.5

14 x 14

80(15)

LQ144X

0.5

20 x 20

113(28)

MG132X

0.5

8 x 8

104(29)

MG132

0.5

8 x 8

104(29)

注記:

  • このマニュアルでは、パッケージタイプを表すために略語が使用されています。
  • JTAGSEL_N と JTAG ピンは、相互に排他的なピンで、JTAGSEL_N ピンと JTAG 機能の 4 ピン(TCK、TDI、TDO、TMS)は、同時に I/O として使用してはなりません。この表のデータは、JTAG 機能の 4 ピンを I/O として使用した場合のものです。ただし、mode[2:0]=001 の場合、JTAGSEL_N ピンと JTAG の 4 ピン(TCK、TMS、TDI、TDO)を同時に GPIO として設定できます。この場合、最大ユーザーI/O 数が 1 増加します。

LittleBee®ファミリーの第1世代製品であるGW1NSRシリーズのFPGA製品は、SIPチップの1つの形態を表しています。GW1NSシリーズとGW1NSRシリーズの主な違いは、GW1NSRシリーズが豊富なPSRAMを統合していることです。GW1NSRシリーズには、GW1NSR-2CおよびGW1NSR-2が含まれています。ARM Cortex-M3ハードコアプロセッサは、GW1NSR-2Cデバイスにエンベッドされています。

 

特徴

  • 低消費電力
    - 55nmエンベデッドフラッシュ・テクノロジー 
    - コア電圧: 1.2V
    - LXとUXをサポー
    - クロックのダイナミックON/OFFをサポート
  • PSRAMシステムをパッケージチップに統合
  • ハードコアプロセッサ

- Cortex-M3 32ビットRISC

- 省スペースのエンベデッドアプリケーション向けに最適化されたARM3v7Mアーキテクチャ

  • 柔軟な制御メカニズムを備えたシンプルな24ビットの書き込み時クリア(clear-on-write)、デクリメント、ゼロ時ラップ(wrap-on-zero)のカウンターを提供するシステムタイマー(SysTick)
    - 高いコード密度を実現するThumb互換のThumb-2-only命令セットプロセッサコア
    - 最大60 MHzの動作
    - ハードウェア分割とシングルサイクル乗算
    - 確定的な割り込み処理を提供する、統合ネスト型ベクタ割り込みコントローラ(NVIC)
    - 8つの優先度レベルを持つ26の割り込み
    - オペレーティングシステムの機能を保護するための特権モードを提供するメモリ保護ユニット(MPU)
    - データをメモリに効率的にパックすることを可能にするアライメントされていないデータアクセス
    - 最大限のメモリ使用率と合理化された周辺機器制御を実現するアトミックビット操作(ビットバンディング)
    - Timer0およびTimer1
    - UART0およびUART1
    - ウォッチドッグ
    - デバッグポート:JTAGおよびTPIU 
  • USB2.0 PHY
    - 480Mbpsデータ速度、USB1.1 1.5/12Mbpsデータ速度と互換性あり
    - プラグ&プレイ
    - ホットソケット
  • ADC
    - 8つのチャネル
    - 12ビットSAR AD変換
    - スルーレート:1MHz
    - ダイナミックレンジ:>81 dB SFDR,>62 db SINAD
    - 線形性能: INL
  • ユーザーフラッシュ
    - 1Mbのストレージスペース
    - 32ビットのデータ幅
  • 多様なI/Oスタンダードをサポート
    - LVCMOS33/25/18/15/12; LVTTL33, SSTL33/25/18 I, SSTL33/25/18 II, SSTL15; HSTL18 I, HSTL18 II, HSTL15 I; PCI, LVDS25, RSDS, LVDS25E, BLVDSE
    - MLVDSE, LVPECLE, RSDSE
    - 入力信号ヒステリシスオプション提供
    - 4mA, 8mA, 16mA, 24mAなどの駆動能力をサポート
    - 出力信号スルーレート・オプション提供
    - 出力信号駆動電流オプション提供 
    - すべてのI/Oに独立したバスホールド(Bus Keeper)、弱いプルアップ/プルダウン抵抗及びオープンドレイン(Open Drain)出力オプション提供
    - ホットスワッピングをサポート
    - BANK0はMIPI入力をサポート
    - BANK2はMIPI出力をサポート
    - BANK0およびBANK2はI3Cをサポート
  • 豊富なスライス
    - 4入力LUT(LUT4)
    - ダブルエッジフリップフロップ
    - シフトレジスタをサポート
  • 複数モードのブロックSRAM
    - デュアルポート、シングルポート、セミ・デュアルポートをサポート
    - バイト書き込みイネーブルをサポート
  • 柔軟なPLL 
    - 周波数調整(乗算および除算)および位相調整
    - グローバルクロックをサポート
  • オンチップフラッシュ・プログラミング
    - インスタントオン
    - セキュリティビット操作をサポート
    - AUTO BOOTおよびDUAL BOOTをサポート
  • コンフィギュレーション
    - JTAGコンフィギュレーション
    - オンチップDUAL BOOTコンフィギュレーションモードをサポート
    - 複数のGowinCONFIGコンフィギュレーションモード:AUTOBOOT, SSPI, MSPI, CPU, SERIAL

 

GW1NSRファミリー

パラメータ GW1NSR-2 GW1NSR-2C GW1NSR-4 GW1NSR-4C
LUT4 1,728 1,728 4,608 4,608
フリップフロップ (FF) 1,296 1,296 3,456 3,456
B-SRAM bits 72K 72K 180K 180K
B-SRAM(個) 4 4 10 10
18 x 18 Multiplier  -  - 16 16
User Flash bits 1M 1M 256K 256K
HyperRAM(bits)
- - - 64M
PSRAM(bits)  32M 32M 64M 64M
NOR FLASH(bits) - - 32M 32M
PLLs 2 2
OSC 1, +/- 5% accuracy 1,+/- 5% accuracy 1,+/- 5% accuracy 1,+/- 5% accuracy
ハードコアプロセッサ - Cortex-M3 - Cortex-M3
USB PHY USB2.0 PHY USB2.0 PHY - -
ADCチャネル 1 1 - -
I/O Bank総数 4 4 4 4
最大ユーザーI/O 102 102 106 106
コア電圧 1.2V 1.2V 1.2V 1.2V

 

注記:

  • [1]最大8チャンネルADCをサポート。詳細については、表2-2パッケージ情報を参照してください。
  •  

  

パッケージ情報と最大ユーザーI/O

パッケージ

ピッチ(mm)

サイズ(mm) GW1NSR-2/GW1NSR-2C GW1NSR-4 GW1NSR-4C
QN48P 0.4 6 x 6 38(7)   39(4)
QN48G 0.4 6 x 6     39(4)
MG64P 0.5 4.2 x 4.2    55(8) 55(8)

 

 

GW1NS のトレーニングビデオ

ここをクリック

 

 


 

 GW1NSファミリー

  

Parameter GW1NS-2 GW1NS-2C GW1NS-4 GW1NS-4C
ロジックユニット(LUT4) 1,728 1,728 4,608 4,608
レジスタ(FF) 1,296 1,296 3,456 3,456
B-SRAM (bits) 72K 72K 180K 180K
B-SRAM(個) 4 4 10 10
18 X 18 Multiplier - - 16 16
S-SRAM(bits) 4,608 4,608 - -
ユーザーフラッシュ(bits)s 1M 1M 256K 256K
PLLs 2 2
OSC 1, +/- 5% accuracy 1,+/- 5% accuracy 1,+/- 5% accuracy 1,+/- 5% accuracy
ハードコアプロセッサ - Cortex-M3 - Cortex-M3
USB PHY USB2.0 PHY USB2.0 PHY - -
ADC Channels 1 1 - -
I/O Bank総数 4 4 4 4
最大ユーザーI/O 102 102 106 106
コア電圧 1.2V 1.2V 1.2V 1.2V

 


 

パッケージオプションと最大I / O(*詳細は最新のデータシートを参照してください)

 

 

パッケージ ピッチ(mm) サイズ(mm) GW1NS-2C GW1NS-2 GW1NS-4 GW1NS-4C
CS36 0.4 2.5 x 2.5 30(6) 30(6)  - -
CS49 0.4 2.9 x 2.9

-

- 42(8) 42(8)
MG64 0.5 4.2 x 4.2

-

- 57(8) 57(8)
QN32 0.5 5 x 5

25(4)

25(4)  - -
QN32U 0.5 5 x 5 16(2)  16(2) - -
QN48 0.4 6 x 6 38(7) 38(7) 38(4) 38(4)
LQ144 0.5 20 x 20 95(12)  95(12) - -

 


 

エンべデッド32-bit RISCマイクロプロセッサ

  • Arm Cortex-M3 (60 MHz)
  • 128K ユーザーフラッシュ

 

エンべデッドADC

  • 8つのチャネル
  • 12-bit SARアナログ-デジタル変換
  • スルーレート:1 MHz
  • 最大16 MHzのサンプリングクロック

 

フラッシュコンフィギュレーション

  • 2つのイメージファイルをサポート
  • Dual Bootをサポート
  • オンラインアップグレード可能
  • リモートアップグレードをサポート

 

M3コアとFPGAプログラミングの両方のための統合開発フロー

  • Cortex M3 IDEとGOWIN FPGAプログラミングツールチェーンが1つに統合されています

 

エンべデッド USB2.0 PHY

  • 480 Mbpsのデータ速度
  • Type-Cと互換性があります

 

固定MIPI D-PHY I/O

  • I / Oは、完全準拠のCSI / DSIソリューションのためにGOWINの制御ロジックIPを受け入れるよう固定されています。

 

GW1NSRバージョンには、以下のものが含まれています:

  • 32M-bitsのエンべデッドpSRAMメモリ
  • 8ビット幅、332Mbpsのデータレート(166 MHzクロック)

 

リアルタイムオペレーティングシステムをサポート

  • uCOSIII
  • FreeRTOS

GW1NRエンベデッドpSRAMメモリ製品は、オンボードメモリと高速データレートでより高い効率を可能にします。 これは、低消費電力、小型サイズ、および最も薄いパッケージを考慮して最適化されています。

 

特徴:

  • エンべデッド 64 Mb pSRAM
  •  16-bitのデータをサポート、最大166MHzクロックレート/332Mbpsデータ速度
  • 小型パッケージサイズ
  • 低消費電力
  • Dual Boot FPGA
  • リモートアップグレード可能なビットストリーム

 


 

GW1NRファミリー

 

Device GW1NR-1 GW1NR-4 GW1NR-9
LUT4 1,152 4,608 8,640
Fフリップフロップ (FF) 864 3,456 6,480
ShadowSRAM S-SRAM(bits) 0 0 17,280
Block SRAM B-SRAM(bits) 72K 180K 468K
Number of B-SRAM  4 10 26
ユーザーフラッシュ(bits) 96K 256K 608K
SDR SDRAM(bits) - 64M 64M
エンべデッドpSRAM(bits) -

32M(QN88P)

64M(MG81P)

64M(QN88P/LQ144P/MG100PT/MG100PS)
128M(MG100P/MG100PF/MG100PA)

NOR FLASH (bits) 4M

-

-

乗算器(18 x 18 Multiplier) 0 16 20
PLLs 1 2 2
I/O Bank総数 4 4 4
最大ユーザーI/O 120 218 276
コア電圧(LV) 1.2V 1.2V 1.2V
コア電圧(UV) - 2.5V/3.3V 2.5V/3.3V

 


 



パッケージオプションと最大I / O(*詳細は最新のデータシートを参照してください)

パッケージ ピッチ (mm) ピッチ (mm) GW1NR-1 GW1NR-4
 GW1NR-9
QN88 0.4 10 x 10

-

70(11)

70(19)

QN88P 0.4 10 x 10

-

70(11)

70(17)

MG81P 0.5 4.5 x 4.5

-

68(10)

-

MG100P 0.5 5 x 5

-

-

87(16)

MG100PF 0.5 5 x 5

-

-

87(16)

MG100PA 0.5 5 x 5

-

-

87(17)

MG100PT 0.5 5 x 5

-

-

87(17)

MG100PS 0.5 5 x 5

-

-

87(17)

LQ144P 0.5 20 x 20 - - 120(20)
FN32G 0.4 4 x 4 26 - -

特性の概要

  • ユーザー・フラッシュ・メモリ(GW1N-1 及び GW1N-1S)
    • 100,000 回の書き込みサイクル
    • 10 年以上のデータ保持時間(+85℃)
    • 構成可能なデータ幅:8/16/32
    • ページサイズ:256 バイト
    • 3μA のバイパス電流
    • ページ書き込み時間:2ms
  • ユーザー・フラッシュ・メモリ(GW1N-2/4/9)
    • 10,000 回の書き込みサイクル
    • 10 年以上のデータ保持時間(+85℃)
    • データ幅:32 ビット
    • 行メモリ領域:256 バイト
    • ページ消去能力:2,048 バイト
    • ワードプログラミング時間:≤16μs
    • ページ消去時間:≤120ms
  • 低消費電力
    • 55nm オンチップ Flash 技術
    • LV バージョン 1:2V のコア電圧をサポート
    • UV バージョン:デバイスの VCC/ VCCO/ VCCx の統一電源供給をサポート

      注記:

      [1] GW1N-1S は LV バージョンのみをサポート。

      • クロックのダイナミック ON/OFF をサポート
  • MIPI D-PHY RX ハードコア(GW1N-2)
    • MIPI CSI-2、DSI、および RX デバイスのインターフェースをサポート。
    • IO Bank1 が MIPI D-PHY RX をサポート。
    • MIPI の伝送レートは最大 5Gbps。
    • 最大 4 つのデータチャネルと 1 つのクロックチャネルをサポート。
  • MIPI D-PHY RX/TX ソフトコア(GW1N-2)
    • MIPI CSI-2、DSI、および RX/TX デバイスのインターフェースをサポート。
    • IO Bank0、IO Bank3、IO Bank4、IO Bank5 が MIPI D-PHY TX をサポート(伝送レートは最大 5Gbps)
    • IO Bank1、IO Bank2 が MIPI D-PHY RX をサポート(伝送レートは最大 2Gbps)
  • 複数の I/O 規格をサポート
    • LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, SSTL33/25/18 II,SSTL15;HSTL18 I,HSTL18 II,HSTL15 I; PCI,LVDS25,RSDS,LVDS25E,BLVDSE,MLVDSE, LVPECLE,RSDSE
    • 入力信号ヒステリシスオプションを提供
    • 4mA、8mA、16mA、24mA 等の駆動力をサポート
    • 出力信号の Slew Rate オプションを提供
    • 出力信号の駆動電流オプションを提供
    • 各 I/O に独立した Bus Keeper、プルアップ/プルダウン抵抗、および Open Drain 出力オプションを提供
    • ホットプラグをサポート
    • GW1N-1S デバイスの BANK0/BANK1 が MIPI 入力をサポート

(伝送レートは最大 1.2Gbps)。

    • GW1N-9 デバイスの Top 層 I/O が MIPI 入力をサポート(伝送レートは最大 2Gbps)。
    • GW1N-9 デバイスの Bottom 層 I/O が MIPI 出力をサポート(伝送レートは最大 2Gbps)。
    • GW1N-9 デバイスの Top 層と Bottom 層 I/O が I3C をサポート
  • 高性能 DSP ブロック
    • 優れたデジタル信号処理能力
    • 9 x 9、18 x 18、36 x 36bit の乗算と 54bit のアキュムレータをサポート
    • 複数の乗算器のカスケード接続をサポート
    • レジスタのパイプラインとバイパス機能をサポート
    • 前置加算によりフィルタ機能を実現
    • バレルシフタレジスタをサポート
  • 豊富な基本論理ユニット
    • 4 入力 LUT(LUT4)
    • ダブルエッジ・フリップフロップ
    • シフトレジスタ及び分散メモリをサポート
  • 複数のモードの SRAM をサポート
    • デュアルポート、シングルポート、およびセミ・デュアルポートモードをサポート
    • バイト書き込みイネーブルをサポート
  • 柔軟な PLL リソース
    • クロックの周波数逓倍、分周、および位相調整を実現
    • グローバルクロックをサポート
  • オンチップ Flash プログラミング
    • インスタントオン
    • セキュリティビット操作をサポート
    • AUTO BOOT 及び DUAL BOOT プログラミングモードをサポート
  • プログラミング・コンフィギュレーションモード
    • JTAG コンフィギュレーションモードをサポート
    • B バージョン/C バージョンのデバイスが JTAG トランスペアレント伝送をサポート。

 

GW1Nファミリー

デバイス GW1N-1 GW1N-2

GW1N-4

GW1N-9 GW1N-1S

論理ユニット(LUT4)

1,152

2304

4,608

8,640

1,152

 

レジスタ

 

864

2304

(FF+Latch, そのうち FF 数: 2016)

 

3,456

 

6,480

 

864

分散SRAM SSRAM(bits)

 

0

 

0

 

0

 

17,280

 

0

ブロックSRAM BSRAM(bits)

 

72K

 

72K

 

180K

 

468K

 

72K

ブロックSRAM 数

BSRAM(個)

 

4

 

4

 

10

 

26

 

4

User Flash(bits)

96K

256K

256K

608K

96K

乗 算 器 (18   x    18 Multiplier)

0

0

16

20

0

位相同期回路(PLL)

1

1

2

2

1

I/O Bank 数

4

6[2]

4

4

3

最大 I/O 数

120

126

218

276

44

コア電圧(LV バージョン)

 

1.2V

 

1.2V

 

1.2V

 

1.2V

 

1.2V

コア電圧(UV バージョン)

 

1.8V/2.5V/3.3V1

 

1.8V/2.5V/3.3V

 

2.5V/3.3V

 

注記:
[1]現在、GW1N-1 デバイスの LQ100X パッケージのみが UV バージョンをサポートして
います。
[2] GW1N-2 デバイス CS42 パッケージには 7 つの IO Bank があります。


 

パッケージオプションと最大I / O(*詳細は最新のデータシートを参照してください)

デバイス

 

パッケージ  ピッチ (mm)  サイズ (mm2) GW1N-1S GW1N-1 GW1N-2 GW1N-4 GW1N-9

CS30

0.4

2.3 x 2.4

23

24

 

-

-

QN32

0.5

5 x 5

-

26

-

24(3)

-

FN32

0.4

4 x 4

25

-

 

-

-

CS42

0.4

2.4 x 2.9

-

-

34(7)

-

-

QN48

0.4

6 x 6

-

41

-

40(9)

40(12)

QN48F

0.4

6 x 6

-

-

-

-

39(11)

CM64

0.5

4.1 x 4.1

-

-

 

-

55(16)

CS72

0.4

3.6 x 3.3

-

-

-

57(19)

-

CS81M

0.4

4.1 x 4.1

-

-

-

-

55(15)

QN88

0.4

10 x 10

-

-

 

70(11)

70(19)

LQ100

0.5

14 x 14

-

79

-

79(13)

79(20)

LQ100X

0.5

14 x 14

-

79

80(15)

-

-

LQ144

0.5

20 x 20

-

116

-

119(22)

120(28)

LQ144X

0.5

20 x 20

-

-

113 (28)

-

-

EQ144

0.5

20 x 20

-

-

 

-

120(28)

MG100

0.5

5 x 5

-

-

-

-

87(25)

MG132X

0.5

8 x 8

-

-

104 (29)

105(23)

-

MG160

0.5

8 x 8

-

-

-

131(25)

131(38)

UG169

0.8

11 x 11

-

-

-

-

129(38)

LQ176

0.4

20 x 20

-

-

-

-

147(37)

EQ176

0.4

20 x 20

-

-

-

-

147(37)

MG196

0.5

8 x 8

-

-

-

-

113(35)

PG256

1.0

17 x 17

-

-

-

207(32)

207(36)

PG256M

1.0

17 x 17

-

-

-

207(32)

-

UG256

0.8

14 x 14

-

-

-

-

207(36)

UG332

0.8

17 x 17

-

-

-

-

273(43)

GW1N

注記

JTAGSEL_N と JTAG ピンは、相互に排他的なピンで、JTAGSEL_N ピンと JTAG 機能の 4 ピン(TCK、TDI、TDO、TMS)は、同時に I/O として使用してはなりません。この表のデータは、JTAG 機能の 4 ピンを I/O として使用した場合のものです。 ただし、mode[2:0]=001 の場合、JTAGSEL_N ピンと JTAG の 4 ピン(TCK、TMS、TDI、TDO)を同時に GPIO に構成でき、最大ユーザーI / O 数が 1 増加します。詳細については、『GW1N シリーズ FPGA 製品パッケージ及びピンアウト ユーザーガイド(UG103)』を参照してください。

このマニュアルでは、パッケージタイプを表すために略語が使用されています。詳細については、1 デバイス・オーダー・コードを参照してください。

          "は同一パッケージの異なるデバイスのピン互換を表します。

-1S

GW1NRF Bluetooth FPGA製品は、FPGAファブリック、電力最適化された32ビットマイクロプロセッサ、最低5nAの電力が可能な電力管理ユニット、およびBluetooth 5.0低電力無線を備えています。  追加されたFPGAの柔軟なIOおよび異種コンピューティング機能により、Bluetoothデバイスの機能が拡張されます。

GW1NRF BLEモジュールには、GW1NRF-4 µSoC FPGA、無線アンテナ、および適切な受動部品が含まれています。

特徴

  • 内蔵Bluetooth 5.0低電力無線
  • 4k LUT FPGA
  • 32ビット電力最適化ARCプロセッサ

- 136kB ROM

- 電力効率向上のための128kB OTP

- 48kB IRAMと28kB DRAM

  • 電力管理ユニット

-    5nA Chip Disable1 

-  < 1uA Sleep and Deep Disable1

-  < 5mA Processor + FPGA Active

  • バッテリー動作用の内蔵DCDCステップアップ/ダウンレギュレータ
  • 強化されたセキュリティ

- TRNG

- AES-128暗号化エンジン

- ECC-P256キージェネレータ

 

 

デバイス

GW1NRF-LV4B

LUT4 4,606
Flip-Flop (FF) 3,456
Shadow SRAM S-SRAM(bits) 0
Block SRAM B-SRAM(bits) 180K
Number of B-SRAM  10
User Flash (bits) 256K
18 x 18 Multiplier 16
PLLs 2
I/O Bank Number 4
Max. User I/O 25
FPGA Core Voltage (LV) 1.2V
FPGA Core Voltage (UV) 1.8v/2.5V/3.3V
Bluetooth 5.0 LE RF
Yes
32-bit ARC Processor
Yes
Processor ROM (Bytes)
136K
Processor OTP (Bytes)
128K
Processor IRAM/DRAM (Bytes)
48K/28K
Security Core
Yes
電力管理ユニット
Yes
DCDCステップアップ/ダウンレギュレータ Yes

 

パッケージオプションと最大I / O(*詳細については、最新のデータシートを参照)

 

パッケージ

ピッチ (mm)

サイズ (mm) GW1NRF-LV4B
QFN48 0.4 6 x 6 25(4)

 

 

 

 

 

GW1NSE SecureFPGA製品はSRAM PUF技術ベースの信頼のルート(root of trust)を提供します。各デバイスには、出荷時にデバイスの外部に暴露されることのないユニークなキーペアがあります。この広く適用可能な機能は、さまざまなコンシューマおよびインダストリアルIoT、エッジおよびサーバー管理アプリケーションに使用できます。

 

ソフトウェア: https://www.gowinsemi.com/upload/product/13/self/5e53434664c67.zip

 

特徴:

  • SRAM PUF (Physically Unclonable Function, 物理的な複製防止機能) セキュリティ
    • 内部デバイスSRAMの固有の特性に基づいて生成されたルートキーペア
    • パワーアップ時に生成され、デバイスに保存されていないキーペア
  • Intrinsic ID BroadKey-Proセキュリティライブラリ
    • デバイス識別、暗号化、対称鍵および非対称鍵の生成を含む
    • ユーザー関数をコールするためのコード例
  • 工場プロビジョニング
    • SRAM PUFベースのキーペアで初期化されたデバイス
    • 製造過程で秘密鍵が公開されることなし
    • 各デバイスのために生成されたCSRと証明書
  • 一般的なユーザーアプリケーション
    • セキュアブート
    • 鍵と署名の生成
    • 暗号化/復号化 

 

GW1NSE Secure FPGA 

パラメータ

GW1NSE-2C

GW1NSE-4C

LUT4

1728

4608

FF

1296

3456

B-SRAM (Kbits)

72K

180K

B-SRAM (#)

4

10

S-SRAM (bits)

4608

0

ユーザーフラッシュ(Kbits)

1024

256

18X18 乗算器

  16

PLLs 

2

OSC

1, +/- 5% accuracy

1, +/- 5% accuracy

ハードコア プロセッサ

Cortex-M3

Cortex-M3

USB 2.0 PHY

1

0

ADCチャンネル

8

0

I/Oバンク

4

3

最大ユーザー I/O

102

106

コア電圧

1.2V

1.2V

 

 

パッケージ

ピッチ(mm)

サイズ(mm)

GW1NSE-2C

QN48

0.4

6 x 6

39(7)

LQ144

0.5

20 x 20

91(11)

 

 

 特性の概要 

  • 低消費電力
    - 55nm エンベデッドフラッシュ技術
    - ドフラッシュ技術 - コ
    - LV バージョンをサポート
    - クロックのダイナミック ON/OFF をサポート
  • HyperRAM を統合
  • NOR FLASH を統合
  • ハードコア・マイクロプロセッサ

- Cortex-M3 32-bit RISC コア 2 製品概要 2.1 特性の概要 DS881-1.0J 5(90)
- 小型のエンべデッドアプリケーション向けに最適化された ARM3v7M アーキテクチャ
- 柔軟性のある制御メカニズムを備えた、シンプルな 24 ビットクリ アオンライト、デクリメント、ラップオンゼロのカウンタを提供す るシステムタイマー
- より高いコード密度を実現した Thumb 互換の Thumb-2 命令セッ トプロセッサ
- 最大 100 MHz の動作周波数
- ハードウェア除算とシングルサイクル乗算
- 割り込み処理を提供する統合型 NVIC
- 8 つの優先レベルを持つ 26 の割り込み
- オペレーティングシステムの機能を保護するための特権モードを 提供するメモリ保護ユニット(MPU)
- データを効率的にメモリにパックすることを可能にするアンアラ インド・データアクセス
- 最大限のメモリ使用率と改善された周辺機器制御を実現したアト ミックビット操作(Bit-banding)
- Timer0 と Timer1
- UART0 と UART1
- watchdog
- デバッグポート:JTAG と TPIU

 

  • OTP 認証コードを提供
  • ユーザーフラッシュリソース
    - 256Kb のメモリ領域
    - 32-bit のデータビット幅
  •  多様な I/O レベルスタンダードをサポート
    - LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, SSTL33/25/18 II,SSTL15;HSTL18 I,HSTL18 II,HSTL15 I;PCI, LVDS25,RSDS,LVDS25E,BLVDSE
    - MLVDSE,LVPECLE,RSDSE
    - 入力信号ヒステリシスオプションを提供
    - 4mA、8mA、16mA、24mA 等の駆動力をサポート
    - 出力信号 Slew Rate オプションを提供
    - 出力信号駆動電流オプションを提供
    - 各 I/O に独立した Bus Keeper、プルアップ/プルダウン抵抗及び Open Drain 出力オプションを提供
    - ホットソケットをサポート
    - MIPI インターフェースをサポート
    - I3C をサポート
  • 豊富な基本ロジックユニット
    - 4 入力 LUT(LUT4)
    - ダブルエッジトリガ
    - シフトレジスタをサポート
  • 多モードの SRAM をサポート
  • デュアルポート、シングルポート及びセミ・デュアルポートモード をサポート
    - バイト書き込みイネーブルをサポート
  • 柔軟な PLL
    - クロックの周波数逓倍、分周及び位相調整を実現
    - グローバルクロックをサポート
  • オンチップ Flash プログラミング
    - インスタントオン
    - セキュリティビット操作をサポート
    - AUTO BOOT 及び DUAL BOOT プログラミングモードをサポート
  • プログラミング・コンフィギュレーションモード
    - JTAG コンフィギュレーションモードをサポート
    - 多様な GowinCONFIG コンフィギュレーションモードをサポー ト:AUTOBOOT、SSPI、MSPI、CPU、SERIAL

 

Parameter GW1NSER-4C
ロジックユニット(LUT4) 4,608
フリップフロップ(FF) 3,456
ブロック SRAM B-SRAM(bits) 180K
ブロック SRAM の数 B-SRAM(個) 10
乗算器 (18 x 18 Multiplier) 16
ユーザーフラッシュ(bits) 256K
HyperRAM(bits) 64M
NOR FLASH(Mbits) 32M
PLLs 2
OSC 1,+/- 5% accuracy
ハードコアプロセッサ Cortex-M3
I/O Bank 総数 4
最大 I/O 数 106
コア電圧 1.2V

 

パッケージ

ピッチ(mm)

サイズ(mm) GW1NSER-4C
QN48P 0.4 6 x 6 38(4)
QN48G 0.4 6 x 6 38(4)