お客様のブラウジング体験を最適化するために、当社はCookieを使っています。あなたはこのサイトを閲覧するときのCookieの使用に同意します。
Cookieとあなたの個人情報の詳細については、当社のプライバシーポリシーをご覧下さい。
同意します
inner_banner_market
マーケット
興味をお持ちでしたら、
ぜひお問い合わせください
FPGA におけるシングル・イベン ト・アップセット(SEU)の緩和-比 較分析

はじめに

 

フィールド・プログラマブル・ゲート・アレイ(FPGA)は今日の電子機器分野に不可欠 であり、比類のない柔軟性とコンフィギュアビリティを提供します。ただし、FPGA の コンフィギュレーションはSRAM に依存しているため、SEU が発生しやすくなります。本稿では、FPGA におけるSEU について検討し、SEU を防止しなければならない理 由と、SEU を迅速に修正することの重要性を明らかにします。

 

シングル・イベント・アップセットを理解する

 

a. SRAM セル: FPGA の心臓部

 

SRAM セルはFPGA の制御センターであり、FPGA の動作を制御するビットストリー ムを保存します。SRAM セルの状態が変化すると、致命的な機能障害が発生する可能 性があり、したがって、SEU は重大な懸念事項となります。

 

b. トランジスタ縮小とSEU

 

SRAM セルは古いテクノロジーを使用することが多いですが、ダイ面積を節約するた めにトランジスタのサイズが縮小するにつれて、SEU の影響を受けやすくなります。 このサイズの縮小により、データを保持する能力が低下し、特に航空宇宙用途において 、さまざまな外部要因に対して脆弱になります。

 

c. 宇宙線と地表

 

通常、宇宙線は地球の大気中で無害に消散し、地表居住者にはほとんど脅威を与えませ ん。しかし、SRAM セルのトランジスタサイズの縮小に り、宇宙線が減少しても SEU が発生し、FPGA の故障につながることが懸念されています。

 

d. 対象となる粒子

 

SEU を引き起こす2 つの主要な粒子は、中性子(宇宙線を模倣)とアルファ粒子で、通常 はパッケージ内のはんだボールから放出されます。材料を変更することは可能ですが、 多くの場合、SEU を効果的に処理する方が経済的です。

 

GOWIN FPGA ソリューションの利点

 

a. SRAM セルの強化

 

SEU の防止は、SRAM セルを強化することから始まります。GOWIN の革新的なアプ ローチには、カスタムSRAM セルの設計とその耐久性の強化が含まれます。この措置 により、22nm Arora V のような小さなダイサイズであっても、SEU 耐性が大幅に向上 します。

22nm BSRAM は依然としてTSMC によって製造されており、そのSER レポートには 顕著な違いがあります。ユーザーがBSRAM の内容を読み出すときにBSRAM のSEU エラーを修正できるように、ハードECC 回路が用意されています。

 

b. パフォーマンスの比較

 

GOWIN の22nm FPGA を競合他社(例えば、X 社)の28nm 6 および7 シリーズと比較 すると、GOWIN FPGA の優れたSEU 耐性が明らかになります。包括的なテストデー タにより、このパフォーマンス上の優位性が強調されます。

 

c. 管理されたテスト

 

SEU の耐久性を定量化するには、中性子およびアルファ粒子照射による制御されたテ ストが不可欠です。GOWIN の故障率データは、SEU に対する強力な保護を示し、競合 他社や前世代のFPGA を上回っています。以下は、TSMC 55nm GP プロセスによる GOWIN のGW2A 55nm コンフィギュレーションSRAM セルとの比較です。

 

 

迅速な誤り訂正

 

a. 誤り訂正の重要性

 

ミッションクリティカルなアプリケーションでは、誤り(エラー)訂正が最も重要です。 GOWIN は、データエラーを検出して訂正できるハミングコードベースの誤り訂正シス テムを採用しています

 

b. 誤り訂正の比較

 

GOWIN のエラー訂正アルゴリズムはX 社と比べて優れています。X 社は1 フレーム内 の、シングルビット・エラーまたはダブルビット(隣接)エラー(拡張修復法)しか訂正 できませんが、GOWIN のGW5A はより多くのタイプ(1 フレーム内の異なる位置での、 2 ビット・エラーまたはマルチビット・エラー)を訂正し、訂正不可能なマルチビッ ト・エラーを報告することができ、システムの信頼性を高めています。

 

c. 効率的なフレームサイズ

 

GOWIN のFPGA フレームは効率を重視して設計されており、X 社のものと比較してフ レームあたりのビット数が大幅に少なくなります。フレームサイズが小さいため、複数 ビットエラーのリスクが軽減されます。 フレーム サイズに関する詳細情報:

  • 138K:フレーム長:1,513 ビット
  • 25k:フレーム長:469 ビット
  • 60k:フレーム長:918 ビット
  • 比較として、X 社の7 シリーズのフレーム長は3,232 ビットです

 

d. 専用Parabit

 

GOWIN は、SRAM フレーム内に専用のParabit を統合することでエラー訂正を簡素化 し、ファブリック機能は検出および訂正操作に関与しません。GOWIN は、ユーザーが SEU レポートおよび訂正機能に簡単にアクセスできるようにする、シンプルなラッパ ーIP の“SEU Handler”を提供します。このアプローチにより、信頼性と効率が向上しま す。

 

e. カスタマイズ可能なスキャン周波数

 

GOWIN のFPGA ソリューションは、カスタマイズ可能なスキャン周波数を提供するこ とにより、より高速なエラー検出と訂正を可能にし、これは特にクリティカルなサーバ ー環境での中断のない動作にとって重要です。アドバンスト・モードでは、スキャン周 波数は最大200MHz です。

 

効率と統合

 

GOWIN のFPGA ソリューションは、SEU 軽減機能をハードウェアに統合することで 、お客様による導入を簡素化します。このアプローチにより、効率的で信頼性の高い動 作が保証されます。

 

GOWIN 22nm FPGA SER テストレポート

 

a. テストの背景:

 

GOWIN のFPGA デバイスがSRAM ベースであるため、ユーザーロジックは内部のコ ンフィギュレーションSRAM セルによってプログラムおよび制御されます。アルファ 粒子または中性子粒子によって引き起こされるSRAM セルのシングル・イベント・ア ップセットは業界でよく理解されており、ミッションクリティカル、機能安全性、およ び高信頼性アプリケーションのシステム故障率の計算で考慮する必要があります。

 

b. テスト済みのSRAM:

 

SRAM セルの数はビットストリーム・ファイルから取得できます。ビットストリー ム・ファイルには、FPGA SRAM セルアレイにプログラムするために必要なすべての データが含まれています。したがって、アレイのサイズからSRAM セルの数を取得で きるはずです。このようなアレイには2 種類のSRAM セルが含まれています。1 つは コンフィギュレーションSRAM、もう1 つはブロックSRAM で、ブロックSRAM はロ ジック制御用ではなく、ユーザーデザインのメモリストレージとして使用されます。表 1 および表2 は、コンフィギュレーションSRAM およびブロックSRAM として使用さ れるメモリセルに影響を与えるシングル・イベント・アップセット(SEU)によって引き 起こされるソフト・エラー率を示しています。

 

c. テスト方法

 

中性子の断面積は、JESD89/6 加速高エネルギー中性子テスト手順に従ってCSNS ビー ムテストから決定され、熱中性子の断面積はJESD89/7 加速熱中性子テスト手順に従っ て決定されます。中性子ソフト・エラー率(FIT/Mb 単位)はニューヨーク市に対して訂 正されています。アルファ粒子の断面積は、JESD89/5 加速アルファ粒子テスト手順に 従ってアルファ線源としてのアメリシウム241 源によって決定され、アルファ粒子の

ソフト・エラー率(FIT/Mb 単位)はアルファ放射率0.001 カウント/cm2/ 基づいて訂正 されます。

 

d. コンフィギュレーションSRAM のソフト・エラー率

 

以下の表2 は、コンフィギュレーションSRAM として使用されるメモリセルに影響を 与えるシングル・イベント・アップセット(SEU)によって引き起こされるソフト・エラ ー率を示しています

 

 

e. ブロックSRAM のソフト・エラー率

 

以下の表3 は、ブロックSRAM として使用されるメモリセルに影響を与えるSEU によ って引き起こされるソフト・エラー率を示しています

 

 

f. コンフィギュレーションSRAM のECC

 

GOWIN の22nm FPGA はECC 機能を提供し、ECC 機能の能力を検証するために実験 グループが設立されました。同じフラックス実験条件下で、SRAM リードバック周波 数が15MHz、リードバックと比較期間が44610us である場合に、リードバックプロセ ス中にSEU が観察されます。このプロセスでは、MBU が見つからなく、SBU が観察 されました。観察されたすべてのSBU はECC 回路によって訂正され、デバイスが正 常に動作できるようにビットストリーム全体が維持されています。

 

結論

 

GOWIN のGW5AT およびGW5A シリーズのFPGA は、SEU の防止と訂正に優れてお り、X 社などの競合他社を上回っています。強化されたSRAM セル、効率的な誤り訂 正、専用のParabits を備えたGOWIN は、ミッションクリティカルなアプリケーショ ン向けに、より信頼性が高く効率的なソリューションを提供します。当社のFPGA ソ リューションにより、お客様は最も困難な環境であっても、自信を持って堅牢なシステ ムを導入できるようになります。

 

ドキュメントをダウンロード
White Paper FPGAにおけるシングル・イベント・アップセット(SEU)の緩和 - 比較分析 ホワイトペーパー ダウンロード