GOWIN ISP | GOWIN Semiconductor

GOWINは現在、イメージシグナルプロセッサ（ISP）パイプラインとAE/AWBコプロセッサを提供しています。これらは、イメージセンサーによって生成された生のBayer入力ストリームを受け入れ、表示または認識の目的で画質が向上したRGBストリームを出力します。ISPは、Bayer形式のピクセルデータを取得し、統計とヒストグラムエンジンに蓄積されたデータに基づいてCFA、CCM、ガンマ補正モジュール、およびAEAWBモジュールを利用して調整し、色と明るさのバランスが取れた鮮明な画像を提供します。

GOWINのISP IPとGOWINのIP Core Generator内の他のIPを組み合わせることにより、新規および既存のビデオおよびイメージング製品用の完全なシステムオンチップ（SoC）を開発できます。

特徴

4つのセンサーアライメント方法（BGGR、GBRG、GRBG、RGGB）、および2つの画像データ幅（8ビットと10ビット）をサポート。
さまざまな画像解像度（VGA、720p、1080p、2K、4K）をサポート。
4つの独立したISPサブブロック。
- AEAWBモジュールは、オートホワイトバランスと自動露出の調整を実現。
- CFAモジュールは、Bayer画像形式をRGB画像形式に変換。
- CCMモジュールは、色補正を実現。
- GAMMAモジュールは、画像のグレー値の非線形調整を実現。

ISPパイプライン - リソース使用率

Module Name	Register	LUT	ALU	DSP	BSRAM	SSRAM
CFA	597	570	693	0	6	0
CCM	578	56	0	6	0	0
GAMMA	76	22	0	0	1	0
AEAWB	1238	1153	748	6	3	4

GOWINのISPソリューションは、一連の画像処理パイプラインIPと、パイプラインをリアルタイムで監視および制御するコプロセッサーで構成されています。ISPパイプラインIPは、4つの主要モジュールで構成されています。

CFA (Color Filter Array) Debayer IP

CFA (Color Filter Array)は、隣接するピクセルを補間して3コンポーネントのRGB出力を提供するDebayerです。GOWINのCFAは5x5補間を使用します。

CCM (Color Correction Matrix) IP

CCM（Color Correction Matrix）は、各カラーコンポーネントのゲイン係数とオフセット係数を提供することにより着信画像データを調整して各カラーコンポーネントのデジタル値の範囲を最大化するとともに、一方のカラーコンポーネントが他方に与える影響を取り除きます。これは、イメージセンサーの色を校正する方法を提供します。

Gamma Correction IP

Gamma Correction（ガンマ補正）は、ディスプレイ出力の非線形特性を補正する方法と、イメージングストリームのコントラストを調整する方法を提供します。

AEAWB (Auto Exposure and Auto White Balance) IP

AE（Auto Exposure、自動露出）は、表示時に画像が暗すぎたり明るすぎたりしないように、画像の輝度または明るさを調整します。
AWB（Auto White Balance、オートホワイトバランス）は、輝度または明るさの範囲全体で同じ値の白色を維持するようにカラーコンポーネントを調整します。このようにして、色はすべての輝度と露出で同じように見えます。自動露出とオートホワイトバランスは、ヒストグラムまたは平均輝度サブモジュールを使用して、画像フレーム全体のカラーコンポーネント値を取得します。これは、レジスタマップを介してARM Cortex-Mなどのコプロセッサによって読み出されます。次に、コプロセッサは、Gray Worldなどのアルゴリズムを使用してイメージングストリームの係数値を調整し、輝度を調整して色の分散を補正します。

GOWINのISP IPは、DK-START-GW2A55開発キットの完全なISPリファレンスデザインおよびFPGAプロジェクトと組み合わせて提供されます。この設計には、シリアルイメージセンサーをインターフェースして画像データをデパケット化するMIPI CSI-2インターフェースと、後処理用のフレームを保存してフレームを調整するフレームバッファーおよびDDR3メモリインターフェースと、イメージセンサーの構成を初期化および調整するI2CコントローラおよびPROMと、ならびに画像ストリームのアクティブな視野を取得する画像トリミングなど、ISP IPと組み合わせて使用されることが多いいくつかの追加モジュールが含まれています。また、画像処理パイプラインを監視および制御するためのARM Cortex-M1コプロセッサーも備わっています。

カメラおよびイメージングSoCリファレンスデザイン - リソース使用率

Module Name	Register	LUT	ALU	DSP	BSRAM	SSRAM	PLL
OV5647 Initialization	225	462	31	0	0	0	0
MIPI CSI-2 Interface	448	444	41	0	1	17	0
FOV Cropping	42	60	0	0	0	0	0
ISP Pipeline	2722	2013	1441	12	10	16	0
Video Frame Buffer	346	684	86	0	8	0	0
DDR3 Memory Interface	1729	1399	61	0	8	70	0
Scaler	892	623	68	0	18	4	0
Other	119	119	4	0	0	0	3
M1	2490	5694	162	3	64	20	0
Total	9165	11636	1894	13	109	131	3

Image Signal Processor (ISP) Demo and Explanation Video: Click here

ドキュメントをダウンロード